当前位置:婀娜女性网>美好生活>心理>

vhdl实体命名规则

心理 阅读(3.35W)
vhdl实体命名规则

1、VHDL,超高速集成电路硬件描述语言(英语:VHSIC hardware description language),在基于复杂可编程逻辑器件、现场可编程逻辑门阵列和专用集成电路的数字系统设计中有着广泛的应用。

2、VHSIC,超高速集成电路(英语:Very High Speed Integrated Circuit)

3、VHDL程序中的实体说明的一般格式为:

ENTITY 实体名 IS

[类属参数说明]

[端口说明]

END 实体名

4、实体说明一般由类属参数说明和端口说明两部分构成。

类属参数说明书写格式为:

GENERIC (参数名: 类型名: =缺省值

参数名: 类型名: =缺省值)

5、端口说明用于描述实体和外部电路的接口信号,其书写格式为:

PORT (端口名,端口名: 端口方向 数据类型名

端口名,端口名: 端口方向 数据类型名)

6、例子:

ENTITY ha IS

PORT ( h1,h2: IN BIT

q : OUT BIT

haq : OUT BIT_VECTOR ( 7 DOWNTO 0))

END ha